SR Flip Flop ali Set-Reset flip flop ima veliko prednosti. Ima pa naslednje težave s preklapljanjem:

• Ko sta vhoda Set 'S' in Reset 'R' nastavljena na 0, se temu stanju vedno izognemo.
• Ko vhod Nastavi ali Ponastavi spremeni svoje stanje, medtem ko je vhod za omogočanje 1, pride do nepravilnega zaklepanja.

JK Flip Flop odpravlja ti dve pomanjkljivosti SR natikač .

The JK natikač je eden najpogosteje uporabljenih flip flopov v digitalnih vezjih. JK flip flop je univerzalni flip flop z dvema vhodoma 'J' in 'K'. V japonki SR sta 'S' in 'R' skrajšani skrajšani črki za Set in Reset, J in K pa nista. J in K sta sami avtonomni črki, ki sta izbrani za razlikovanje dizajna japonk od drugih vrst.

JK flip flop deluje na enak način kot SR flip flop. JK flip flop ima 'J' in 'K' flip flop namesto 'S' in 'R'. Edina razlika med flip flopom JK in flip flopom SR je v tem, da ko sta oba vhoda flip flop SR nastavljena na 1, vezje proizvede neveljavna stanja kot izhode, vendar v primeru flip flop JK ni neveljavnih stanj, tudi če sta oba Japonke 'J' in 'K' so nastavljene na 1.

JK Flip Flop je SR flip-flop z zaprtimi vrati, ki ima dodano vhodno vezje za uro. Neveljavno ali nedovoljeno izhodno stanje se pojavi, ko sta oba vhoda nastavljena na 1 in ju prepreči dodatek vhodnega vezja ure. Torej ima flip-flop JK štiri možne vhodne kombinacije, tj. 1, 0, 'brez spremembe' in 'preklop'. Simbol JK flip flop je enak kot SR bistabilni zapah razen dodatka vhoda ure.

Blokovni diagram:

Shema vezja:

V flip flopu SR sta oba vhoda 'S' in 'R' nadomeščena z dvema vhodoma J in K. To pomeni, da sta vhoda J in K enaka S oziroma R.

Dve 2-vhodni IN vrati sta nadomeščeni z dvema 3-vhodnima NAND vratima. Tretji vhod vsakih vrat je povezan z izhodi pri Q in Q'. Navzkrižna sklopitev flip-flopa SR dovoljuje, da se prejšnji neveljavni pogoj (S = '1', R = '1') uporabi za ustvarjanje 'preklopnega dejanja', saj sta dva vhoda zdaj med seboj povezana.

Če je vezje 'nastavljeno', je vhod J prekinjen od položaja '0' Q' skozi spodnja vrata NAND. Če je vezje 'RESET', je vhod K prekinjen od 0 položajev Q skozi zgornja vrata NAND. Ker sta Q in Q' vedno različna, ju lahko uporabimo za nadzor vnosa. Ko sta oba vhoda 'J' in 'K' nastavljena na 1, JK preklopi flip flop v skladu z dano tabelo resnic.

Tabela resnice:

Ko sta oba vhoda flip flopa JK nastavljena na 1 in je vhod ure tudi impulz 'High', se vezje preklopi iz stanja SET v stanje RESET. JK flip flop deluje kot preklopni flip flop tipa T, ko sta oba njegova vhoda nastavljena na 1.

JK flip flop je izboljšan takt SR flip flop. Vendar še vedno trpi zaradi 'dirka' problem. Ta težava se pojavi, ko se stanje izhoda Q spremeni, preden časovni impulz vhoda ure izgine 'Izklopljeno' . Ohraniti moramo kratek čas plus obdobje (T), da se izognemo temu obdobju.