SR flip flop je 1-bitna pomnilniška bistabilna naprava z dvema vhodoma, tj. SET in RESET. Vhod SET 'S' nastavi napravo ali ustvari izhod 1, vhod RESET 'R' pa ponastavi napravo ali proizvede izhod 0. Vhoda SET in RESET sta označena kot S in R , oz.
java primerja nize
SR flip flop pomeni 'Set-Reset' flip flop. Vhod za ponastavitev se uporablja za vrnitev flip flop-a v prvotno stanje iz trenutnega stanja z izhodom 'Q'. Ta izhod je odvisen od nastavljenih in ponastavljenih pogojev, ki so na logični ravni '0' ali '1'.
NAND gate SR flip flop je osnovni flip flop, ki zagotavlja povratno informacijo iz obeh svojih izhodov nazaj na nasprotni vhod. To vezje se uporablja za shranjevanje enega bita podatkov v pomnilniškem vezju. Torej ima SR flip flop skupno tri vhode, to je 'S' in 'R', in tokovni izhod 'Q'. Ta izhod 'Q' je povezan s trenutno zgodovino ali stanjem. Izraz 'flip-flop' se nanaša na dejansko delovanje naprave, saj jo je mogoče 'preklopiti' v stanje logične nastavitve ali 'preklopiti' nazaj v stanje nasprotne logične ponastavitve.
NAND Gate SR flip-flop
Nastavi-ponastavi flip flop lahko implementiramo tako, da skupaj povežemo dve navzkrižno sklopljeni 2-vhodni vrati NAND. V vezju flip flop SR je povratna informacija povezana od vsakega izhoda do enega od drugih vhodov vrat NAND. Torej ima naprava dva vhoda, tj. Nastavi 'S' in Ponastavi 'R' z dvema izhodoma Q oziroma Q'. Spodaj sta blokovni diagram in diagram vezja flip flopa S-R.
Blokovni diagram:
Shema vezja:
Nastavljeno stanje
V zgornjem diagramu, ko je vhod R nastavljen na false ali 0 in je vhod S nastavljen na true ali 1, imajo vrata NAND Y vhod 0, ki bo ustvaril izhod Q' 1. Vrednost Q' je zbledel na vrata NAND 'X' kot vhod 'A' in zdaj sta oba vhoda vrat NAND 'X' 1 (S=A=1), kar bo ustvarilo izhod 'Q' 0.
Zdaj, če se vhod R spremeni v 1, pri čemer 'S' ostane 1, sta vhoda vrat NAND 'Y' R=1 in B=0. Tukaj je tudi eden od vhodov 0, tako da je izhod Q' 1. Torej je vezje flip flop nastavljeno ali zaklenjeno s Q=0 in Q'=1.
Ponastavi stanje
Izhod Q' je 0, izhod Q pa 1 v drugem stabilnem stanju. Podan je z R =1 in S = 0. Eden od vhodov vrat NAND 'X' je 0, njegov izhod Q pa je 1. Izhod Q je zbleden na vrata NAND Y kot vhod B. Torej sta oba vhoda v NAND vrata IN so nastavljeni na 1, zato je Q' = 0.
Zdaj, če se vhod S spremeni na 0, 'R' pa ostane 1, bo izhod Q' 0 in ni nobene spremembe v stanju. Torej je bilo stanje ponastavitve vezja flip flop zaklenjeno, dejanja nastavitve/ponastavitve pa so definirana v naslednji tabeli resnic:
Iz zgornje tabele resnic lahko vidimo, da ko sta vhoda za nastavitev 'S' in ponastavitev 'R' nastavljena na 1, bosta izhoda Q in Q' 1 ali 0. Ti izhodi so odvisni od stanja vhoda S ali R pred vhodni pogoj obstaja. Torej, ko so vhodi 1, stanja izhodov ostanejo nespremenjena.
Pogoj, v katerem sta obe vhodni stanji nastavljeni na 0, se obravnava kot neveljaven in se mu je treba izogibati.