Full Adder je seštevalnik, ki sešteje tri vhode in ustvari dva izhoda. Prva dva vhoda sta A in B, tretji vhod pa je prenos vhoda kot C-IN. Izhodni prenos je označen kot C-OUT, običajni izhod pa je označen kot S, kar je SUM. C-OUT je znan tudi kot detektor večine 1, katerega izhod je visok, ko je več kot en vhod visok. Logika polnega seštevalnika je zasnovana na tak način, da lahko združi osem vhodov, da ustvari bajtno širok seštevalnik in kaskadno razporedi prenosni bit iz enega seštevalnika v drugega. uporabljamo polni seštevalnik, ker ko je na voljo prenosni bit, je treba uporabiti drug 1-bitni seštevalnik, saj 1-bitni polseštevalnik ne sprejme prenosnega bita. 1-bitni polni seštevalnik doda tri operande in ustvari 2-bitne rezultate.

Tabela resnic celotnega seštevalnika:

Logični izraz za SUM: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)

Logični izraz za C-OUT: = A’ B C-IN + A B’ C-IN + A B C-IN’ + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)

Druga oblika, v kateri je mogoče implementirati C-OUT: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')

Zato COUT = AB + C-IN (A EX – ALI B)

Logično vezje Full Adder.

Implementacija polnega seštevalnika z uporabo polseštevalnikov:

Za izvedbo polnega seštevalnika sta potrebna 2 polseštevalnika in vrata ALI.

S tem logičnim vezjem se lahko seštejeta dva bita, pri čemer se vzame prenos iz naslednjega nižjega reda velikosti in pošlje prenos na naslednji višji red velikosti.

Izvedba polnega seštevalnika z uporabo vrat NAND: Izvedba polnega seštevalnika z uporabo vrat NOR:

Za implementacijo polnega seštevalnika je potrebnih skupno 9 vrat NOR. V zgornjem logičnem izrazu bi prepoznali logične izraze 1-bitnega polseštevalnika. 1-bitni polni seštevalnik je mogoče doseči s kaskadno združitvijo dveh 1-bitnih polseštevalnikov.

Prednosti in slabosti polnega seštevalnika v digitalni logiki

Prednosti polnega seštevalnika v digitalni logiki:

1. Prilagodljivost: Polna kača lahko doda tri bite informacij, zaradi česar je bolj prilagodljiva kot polovični gad. Prav tako se lahko uporabi za seštevanje večbitnih števil s povezovanjem različnih polnih seštevalnikov.

2.Carry Info: Polni viper ima transportni vhod, ki mu omogoča izvajanje razširitve večbitnih števil in povezovanje različnih seštevalnikov.

3.Hitrost: Polna kača deluje izjemno hitro, zaradi česar je primerna za uporabo v hitrih računalniških vezjih.

Slabosti polnega seštevalnika v digitalni logiki:

1. Kompleksnost: Polna kača je bolj osupljiva kot napol gad in zahteva več delov, kot so XOR, IN ali potencialno vstopne odprtine. Prav tako je zahtevnejše za izvedbo in načrtovanje.

2. Odlog razmnoževanja: Celotno vezje viper ima zakasnitev širjenja, kar je čas, ki je potreben, da se rezultat spremeni glede na prilagoditev informacij. To lahko povzroči časovne težave v računalniških vezjih, zlasti v hitrih okvirih.

Uporaba polnega seštevalnika v digitalni logiki:

1.Aritmetična vezja: Polni seštevalniki se uporabljajo v matematičnih vezjih za seštevanje dvojnih števil. Na točki, ko so različni polni seštevalniki povezani v verigo, lahko seštejejo večbitna seznanjena števila.

kaj je samodejno ožičeno v Javi

2. Ravnanje s podatki: Popolni seštevalniki se uporabljajo v aplikacijah za obdelavo informacij, kot je napredna obdelava signalov, šifriranje informacij in odpravljanje napak.

3.Števci: Polni seštevalniki se uporabljajo v števcih za seštevanje ali zmanjšanje števila za eno.

4. Multiplekserji in demultiplekserji: Polni seštevalniki se uporabljajo v multiplekserjih in demultiplekserjih za izbiro in vodenje informacij.

5. Spomin teži k: Polni seštevalniki se uporabljajo v vezjih za naslavljanje pomnilnika za določitev lokacije določenega pomnilniškega območja.

6.ALU: Polni seštevalniki so temeljni del utemeljitvenih enot (ALU) za žongliranje števil, ki se uporabljajo v čipih in računalniških signalnih procesorjih.